기술 개요
본 연구에서는 곱셈기를 사용하지 않은 새로운 구조의 실시간 영상처리용 2-D 콘벌루션 필터칩을 설계하고 제작하였다. 기존의 상용화된 2-D 컨볼루션 필터 칩은 방대한 연산량을 실시간으로 처리하기 위하여 다수의 곱셈기를 사용하는데 3x3의 윈도우를 가지는 Harris Semiconductor사의 HSP48901이나 HSP48908의 경우 9개의 곱셈기를 내장하고 있다. 이러한 곱셈기는 VLSI로 구현할 때 매우 많은 면적을 차지하게 되며 가격대 성능비를 떨어뜨리는 주요 원인이 된다. 따라서 곱셈기를 사용하지 않는 콘볼루션 필터의 아키텍쳐가 많이 연구되었는데 주요 알고리즘은 powers-of-two 계수 알고리즘이다. 이러한 powers-of-two 계수 알고리즘은 shift-and-add(SA) 구조의 조합회
기술 정보
한국산업기술진흥원(KIAT) 국가기술은행(NTB) 공개 데이터 기반 자동 정리 정보입니다. 이전 조건·세부사항은 보유기관 확인이 필요합니다.